Свойства продукта:
ТИП | ОПИСЫВАТЬ |
категория | Интегральная схема (ИС) Встроенный Система на кристалле (SoC) |
производитель | AMD Xilinx |
серии | Зинк®-7000 |
упаковка | лоток |
Статус продукта | В продаже |
структура | Микроконтроллер, ПЛИС |
Основной процессор | Двухъядерный процессор ARM® Cortex®-A9 MPCore™ с CoreSight™ |
Размер флэш-памяти | - |
размер оперативной памяти | 256 КБ |
периферийное устройство | прямой доступ к памяти |
Возможность подключения | CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
скорость | 667 МГц |
Основные атрибуты | Artix™-7 FPGA, логический блок 85K |
Рабочая температура | -40°C ~ 100°C (ТДж) |
Пакет/корпус | 484-LFBGA,CSPBGA |
Пакет устройств поставщика | 484-ЦСПБГА(19x19) |
номер ввода/вывода | 130 |
Базовый номер продукта | XC7Z020 |
Окружающая среда и экспортная классификация:
АТРИБУТ | ОПИСЫВАТЬ |
статус RoHS | Соответствовать спецификации ROHS3 |
Уровень чувствительности к влаге (MSL) | 3 (168 часов) |
ДОСТИГНУТЬ статус | Продукты, не входящие в REACH |
ECCN | 3А991Д |
ХТСУС | 8542.39.0001 |
Архитектура SoC Zynq-7000 первого поколения:
Семейство Zynq®-7000 основано на архитектуре Xilinx SoC.Эти продукты объединяют многофункциональную двухъядерную или одноядерную систему обработки на базе ARM® Cortex™-A9 (PS) и программируемую логику (PL) Xilinx, выполненную по 28-нм техпроцессу, в одном устройстве.Процессоры ARM Cortex-A9 являются сердцем PS, а также включают в себя встроенную память, интерфейсы внешней памяти и богатый набор интерфейсов подключения периферийных устройств.Система обработки (PS) Блок прикладного процессора (APU) на базе ARM Cortex-A9 • 2,5 DMIPS/МГц на ЦП • Частота ЦП: до 1 ГГц • Согласованная многопроцессорная поддержка • Архитектура ARMv7-A • Безопасность TrustZone® • Инструкция Thumb®-2 set • Архитектура среды выполнения Jazelle® RCT • Механизм обработки мультимедиа NEON™ • Модуль векторов с плавающей запятой одинарной и двойной точности (VFPU) • CoreSight™ и макроячейка трассировки программы (PTM) • Таймер и прерывания • Три сторожевых таймера • Один глобальный таймер • Два счетчика с тройным таймером Кэш • 32 КБ 4-канального ассоциативно-множественного кэша инструкций и данных уровня 1 (независимый для каждого ЦП) • 512 КБ 8-канального ассоциативно-множественного кэша 2-го уровня (общий между ЦП) • Поддержка контроля четности Встроенная память • Встроенное загрузочное ПЗУ • 256 КБ встроенного ОЗУ (OCM) • Поддержка контроля четности по байтам Интерфейсы внешней памяти • Многопротокольный контроллер динамической памяти • 16-разрядные или 32-разрядные интерфейсы для DDR3, DDR3L, DDR2 или Память LPDDR2 • Поддержка ECC в 16-битном режиме • 1 Гб адресного пространства с использованием Singранг 8-, 16- или 32-разрядной памяти • Интерфейсы статической памяти • 8-разрядная шина данных SRAM с поддержкой до 64 МБ • Параллельная поддержка флэш-памяти NOR • Поддержка флэш-памяти ONFI1.0 NAND (1-разрядный ECC ) • 1-битный SPI, 2-битный SPI, 4-битный SPI (четырехканальный SPI) или два четырехъядерных SPI (8-битных) последовательных флэш-памяти NOR 8-канальный контроллер прямого доступа к памяти • Память-память, память-к -Поддержка периферийных устройств, периферийных устройств в память и транзакций с разбросом-сбором Периферийные устройства ввода-вывода и интерфейсы • Два трехскоростных периферийных устройства Ethernet MAC 10/100/1000 с поддержкой IEEE Std 802.3 и IEEE Std 1588 версии 2.0 • DMA с разбросом возможности • Признание 1588 rev.2 кадра PTP • Интерфейсы GMII, RGMII и SGMII • Два периферийных устройства USB 2.0 OTG, каждое из которых поддерживает до 12 конечных точек • IP-ядро устройства, совместимое с USB 2.0 • Поддерживает мобильные, высокоскоростные, полноскоростные и низкоскоростные скоростные режимы • USB-хост, совместимый с Intel EHCI • 8-битный внешний PHY-интерфейс ULPI • Два полностью совместимых с CAN 2.0B интерфейса шины CAN • Совместимость со стандартами CAN 2.0-A и CAN 2.0-B и ISO 118981-1 • Внешний PHY-интерфейс • Два SD Контроллеры, совместимые с /SDIO 2.0/MMC3.31 • Два полнодуплексных порта SPI с выбором трех периферийных микросхем • Два высокоскоростных UART (до 1 Мбит/с) • Два ведущих и подчиненных интерфейса I2C • GPIO с четырьмя 32-разрядными банками , из которых до 54 бит могут использоваться с вводом-выводом PS (один банк по 32 бита и один банк по 22 бита) и до 64 бит (до двух банков по 32 бита), подключенных к программируемой логике • До 54 гибких мультиплексный ввод-вывод (MIO) для назначения контактов периферийных устройств Interconnect • Широкополосное соединение внутри PS и между PS и PL • На основе ARM AMBA® AXI • Поддержка QoS на критических условияхl мастера для задержки и диапазона.